FET(场效应晶体管) - taptap账号登录 //www.qjumbo.com/zh/forum/t/topic/3138 FET是一种三端半导体器件,其栅源电压被用于控制漏极和源极之间的电流流动。得益于此,FET才能用作电压控制的电阻、放大器或开关,从而使其适用于模拟和数字电子技术。 FET具有多种不同类型,每种类型都具有自己特定的材料、配置和几何排列变化。在[DigiKey Electronics](//www.qjumbo.com)网站上,几乎所有类型的单体封装FET都归在“[FET - 单](//www.qjumbo.com/zh/products/filter/transistors/fets-mosfets/single-fets-mosfets/278)”产品类别下。还可能包含单体封装FET的其他类别是“[JFET(结型场效应晶体管)](//www.qjumbo.com/zh/products/filter/transistors/jfets/288)”和“[RF FET](//www.qjumbo.com/zh/products/filter/transistors/fets-mosfets/rf-fets-mosfets/285)”。将这些器件放在单独的类别中也是有原因的。如果有人需要来自这些其他产品类别的器件,他们应该知道如何查找,而不需要的人则可以避开,只在更通用的“[FET - 单](//www.qjumbo.com/zh/products/filter/transistors/fets-mosfets/single-fets-mosfets/278)”产品类别中查找物料。 在撰写本文时,DigiKey的“[FET - 单](//www.qjumbo.com/zh/products/filter/transistors/fets-mosfets/single-fets-mosfets/278)”产品类别中有超过39,000个单独的零件编号。幸运的是,DigiKey的参数搜索功能可以根据所有FET类型共有的规格进行筛选。这种方法可以自然地将用户引导到正确的FET类型,并最终根据性能要求进行筛选,以找到最适合应用的特定FET。 # N沟道(NMOS)增强型Mos管 增强型Mos管(金属-氧化物-半导体FET)是最常用的FET类型。由于其应用十分广泛,因此这里先介绍一下传统N沟道增强型Mos管的基本结构和工作原理。后面关于P沟道和耗尽型器件的部分,假设读者已经阅读并理解了N沟道增强型部分的所有信息。 ## 基本结构和工作原理 图1显示了N沟道增强型Mos管的横截面。使用P型基板作为本体,并在其中形成两个重度掺杂的N型区域。基板表面上形成了一层薄薄的电绝缘氧化物层,跨越两个N型区域之间的长度。在所示的黑色条纹处添加金属化或多晶硅层,以便与外部导体连接。 ![01_00|690x276](upload://8DFViPi709TlJnvv2c64S9EOJvO.png) **图** **1** **:** N沟道增强型Mos管的横截面。 除了本体连接外,这些金属连接点还构成了所有FET共有且大家熟知的栅极、漏极和源极连接。 图2显示了,当从栅极到源极连接施加足够的正电压时,P型本体中会产生N型沟道。首次形成导电沟道所需的电压称为阈值电压,但该沟道中的移动负电荷密度会随着额外的正栅源电压的增加而继续增加。 ![02_00|690x310](upload://u6wDFQdkUdeoamVw6GwHl4lcT99.gif) **图** **2** **:** N沟道增强型Mos管的基本运作原理。 产生的沟道允许电流在漏极和源极之间流动。进一步增强的沟道意味着更大的移动负电荷密度和更强的导电性。 电流可以在沟道中向两个方向流动,但在N沟道FET应用中,电流通常从漏极流向源极。这一点将在解释内部体二极管的部分中详细介绍。 ## 场效应 沟道的移动负电荷密度实际上是由栅源电压产生的电场控制的。图3的观察有助于可视化这个电场。 ![03_00|690x310](upload://lDkrMcyDgRXuxMO4y4Mxcuz9a4Q.png) **图** **3** **:** N沟道增强型Mos管氧化物层上的差分电荷积累。 图中显示了栅极金属化处的正电荷积累和产生的N型沟道中的负电荷积累。我们可以将其看作平行板电容。栅极和沟道充当平板,氧化物充当绝缘介质。氧化物层中产生的电场是控制内部移动负电荷密度和沟道导电性的机制。 其他类型的FET可能会在材料、配置或几何排列上有所不同,但电压控制沟道导电性的场效应机制适用于任何FET。 ## 本体连接 仔细观察图2和图3就会发现一个上文未提及的细节。在这两种情况下,栅极的偏置电压是相对于源极*和*本体的;源极和本体连接在一起,因此保持相同的电压势。 本体与源极的连接有助于产生导电沟道。如果没有正确偏置本体,Mos管可能无法正常工作。几乎所有商业销售的分立FET内部都进行了本体到源极的连接,而这也是FET通常被视为三端器件的原因。这种连接实际上是用于表示Mos管的许多电路符号的一部分,如图4所示。 ![04_00|300x300](upload://yp9o3c85tBbul3CfZ9L32UBtvSI.png) **图** **4** **:** N沟道增强型Mos管的电路符号。 分立FET中直接将本体连接到源极的情况[很少见](http://electronics.stackexchange.com/questions/185109/mosfet-with-actual-pin-for-body)。如果使本体连接处于未连接状态并供设计者使用,则图5的符号将更准确。 ![05_00|300x300](upload://qVpo2KXp42HUJfNJQ1D6YG5FY26.png) **图** **5** **:** 具有未连接到源极的外部本体连接的N沟道增强型Mos管的电路符号。 在[其他罕见](http://www.vishay.com/docs/70785/70785.pdf)的情况下,分立FET厂商可能会采用除与源极直接连接以外的某种方式来偏置本体,将本体用作工程自由度的另一个度。 与分立FET不同,单片集成电路通常将公共本体(大块基板)与器件的一个电源轨相连接。此外,它们的电路图常常使用更简单的FET符号。当需要绘制大量单独的FET时,这样做可以避免电路图过于混乱。 ## 内部体二极管和BJT 同样,仔细观察图4和图5就会发现一个上文未提及的细节。这些符号中有从本体指向漏极和源极的二极管。图4没有显示本体到源极二极管,因为它被内部的本体到源极连接短路掉了。 这些二极管被称为本体二极管,除了JFET之外,它们是任何FET类型固有的。图6展示了主体二极管的来源。FET结构中的基板与掺杂区域之间存在P-N结。 ![06_00|690x276](upload://xc6ubiH87b79b17gGdI2ovAYPfL.png) **图** **6** **:** 用符号表示具有内部体二极管的N沟道增强型Mos管的横截面。 在N沟道FET应用中,由于本体二极管的极性,电流通常从漏极流向源极。即使没有产生沟道,电流仍然可以通过短路的源极到本体连接和本体到漏极二极管从源极流向漏极。因此,典型的N沟道FET无法阻止从源极到漏极的电流流动。 在某些应用中(例如[某些DC-DC转换器](http://www.vishay.com/docs/71917/71917.pdf)),实际上依赖于本体二极管进行正常电路运行。相比之下,在其他应用中(例如[某些电源选择器](http://cds.linear.com/docs/en/datasheet/422512f.pdf)),必须在两个方向上阻止电流流动,这将使FET的数量加倍。 两个背靠背的P-N结还会在FET内部产生固有的BJT(双极型结晶体管);然而,由于短路的本体到源极连接,它实际上并不存在。 # **P** **沟道(** **PMOS** **)增强型** **Mos** **管** 在理解了上文对N沟道增强型Mos管的说明之后,可以在此基础上继续理解P沟道增强型Mos管。如果进行以下更改,则解释基本相同: * N型区域变为P型,反之亦然。 * 电压和二极管的极性相反。 * 任何负电荷的实例都被替换为正电荷,反之亦然。 * 尽管产生沟道仍然可以双向流动电流,但在P沟道FET应用中,通常电流从源极流向漏极。 考虑到这些变化,图7显示了简单的P沟道增强型Mos管。 ![07_00|690x276](upload://lYfQ29JSLWl9ayVupehhAvDwj9.png) **图** **7** **:** P沟道增强型Mos管的横截面。 图8显示了,当从栅源连接施加足够的负电压时,N型本体中会产生P型沟道。首次形成导电沟道所需的电压称为阈值电压,但该沟道中的移动正电荷密度会随着额外的负栅源电压的增加而继续增加。 ![08_00|690x310](upload://hWAZ0Im7Gec4MsPzQnwI1FUZg1m.gif) **图** **8** **:** P沟道增强型Mos管的基本运作原理。 图8假设给出的阈值电压位负电压值,因此栅源电压必须等于或更负(更小)于阈值电压才能形成导电沟道。[有时](https://www.onsemi.cn/products/discrete-power-modules/mosfets#products=fnN0YXR1c352YWx1ZX4zfiF+TGFzdCBTaGlwbWVudHN+IX5MaWZldGltZX4hfk9ic29sZXRlfg==)FET厂商均使用此相同的惯例。[其他时候](http://www.st.com/st-web-ui/static/active/en/resource/technical/document/datasheet/DM00084060.pdf),给出的阈值电压为正数,但对于增强型P沟道FET,必须将其理解为一个量值。 产生的沟道允许电流在源极和漏极之间流动。进一步增强的沟道意味着更大的移动正电荷密度和更强的导电性。 控制沟道导电性的电场机制相同,但极性相反。图9显示了这一点。 ![09_00|690x310](upload://nPCcMSq7RHH811RsuUZJMr1pkYv.png) **图** **9** **:** P沟道增强型Mos管氧化物层上的差分电荷积累。 内部的本体到源极连接仍然是常态。符号略有不同;本体箭头和本体二极管的方向相反。 ![10_00|300x300](upload://oTofaTU0DyuE8fdKHoGCTjmur4L.png) **图** **10** **:** P沟道增强型Mos管的电路符号。 仍然存在内部体二极管和BJT,但再次通过内部的本体到源极连接,BJT以及位于源极和本体之间的本体二极管实际上并不存在。 ![11_00|690x276](upload://5jLbL11WQVDDgVMBYwA9wHCYzK.png) **图** **11** **:** 用符号表示具有内部体二极管的P沟道增强型Mos管的横截面。 在P沟道FET应用中,由于本体二极管的极性,电流通常从源极流向漏极。即使没有产生沟道,电流仍然可以通过漏极到本体二极管和短路的本体到源极连接从漏极流向源极。因此,典型的P沟道FET无法阻止从漏极到源极的电流流动。 # 耗尽型Mos管 与上文讨论的增强型器件相比,耗尽型Mos管在物理上存在一个主要的不同之处;耗尽型Mos管在漏极和源极区域之间物理植入了一个沟道。这意味着,即使在栅源电压为零时,耗尽型器件在漏极和源极之间仍有导电路径。该沟道可以通过与增强型器件相同的方式进行增强,以提高沟道的导电性,但也可以在沟道中产生载流子耗尽区,以减少或消除沟道的导电性。 虽然本文中未予讨论,但值得注意的是,出于结构的原因,JFET都是固有耗尽型器件。 ## N沟道耗尽型Mos管 图12显示了N沟道耗尽型Mos管的基本结构。 ![12_00|690x276](upload://k3WvPhwnQ2OoZJo5cSbs8QLDBXh.png) **图** **12** **:** N沟道耗尽型Mos管的横截面。 在零栅源电压下,重度掺杂区和N沟道中的负载流子默认提供从漏极到源极的完整导电路径。 与N沟道增强型Mos管一样,可以通过额外的正栅源电压增加负载流子的密度。就像之前一样,这种沟道增强可以产生更强的导电性。为了降低沟道的导电性,栅极电压必须相对于源极降低,并且在沟道有效消除的位置的阈值电压为负值。导电性的降低是由植入沟道中的载流子耗尽导致的,栅极的负电荷积累将移动负电荷排出植入沟道。图13以图形方式展示了,当栅源电压在零伏以上和低于阈值电压之间来回变化时,N沟道耗尽型Mos管中的增强和耗尽的过程。 ![13_00|690x310](upload://q6yhb4enSP6ngQevWRM13jWW6qD.gif) **图** **13** **:** N沟道耗尽型Mos管的基本运作原理。 为了恰当地表示耗尽型器件,电路图符号也应进行更改。图14显示了N沟道耗尽型Mos管的符号,与增强型器件相比,唯一的变化是通过本体连接漏极和源极的实线。 ![14_00|300x300](upload://7eXqzWR1qodpSgq35ElKEtHPJeM.png) **图** **14** **:** N沟道耗尽型Mos管的电路符号。 这条实线可以被视为植入沟道,而图4中的增强型器件的分段漏极、本体、源极线表示并没有植入沟道。 ## P沟道耗尽型Mos管 虽然这些器件并没有作为分立器件使用,但为了完整起见,这里也讨论一下P沟道耗尽型Mos管。图15显示了P沟道耗尽型Mos管的基本结构。 ![15_00|690x276](upload://47c6RHIzxAzYMxrCBSvor6TjcUW.png) **图** **15** **:** P沟道耗尽型Mos管的横截面。 在零栅源电压下,重度掺杂区和P沟道中的正载流子默认提供从源极到漏极的完整导电路径。 与P沟道增强型Mos管一样,可以通过额外的负栅源电压增加正载流子的密度。就像之前一样,这种沟道增强可以产生更强的导电性。为了降低沟道的导电性,栅极电压必须相对于源极提高,并且在沟道有效消除的位置的阈值电压为正值。导电性的降低是由植入沟道中的载流子耗尽导致的,栅极的正电荷积累将移动正电荷排出植入沟道。图16以图形方式展示了,当栅源电压在零伏以下和高于阈值电压之间来回变化时,P沟道耗尽型Mos管中的增强和耗尽的过程。 ![16_00|690x310](upload://ahKNGCS7XcmC5e6kXblUUqHUp7j.gif) **图** **16** **:** P沟道耗尽型Mos管的基本运作原理。 为了恰当地表示耗尽型器件,电路图符号也应进行更改。图17显示了P沟道耗尽型Mos管的符号。 ![17_00|300x300](upload://z3XqlNwMTo4vQpCdGC8js4lWA5j.png) **图** **17** **:** P沟道耗尽型Mos管的电路符号。 # **Mos** **管特征总结表** **N** **沟道增强型** **P** **沟道增强型** **N** **沟道耗尽型** **P** **沟道耗尽型** ||**N** **沟道增强型**|**P** **沟道增强型**|**N** **沟道耗尽型**|**P** **沟道耗尽型**| | --- | --- | --- | --- | --- | |**符号**|![18_00|243x300](upload://nOA6UVifYJbnp7qYxw3UuHyu2UA.png)|![19_00|243x300](upload://vUymDIt25snDrSOsbgLqMZKKOil.png)|![20_00|243x300](upload://74ZCuPeznSYQt7PQEYRLklwMMpY.png)|![21_00|243x300](upload://ywEqes15UkLgJtJLO4ej29a3yy0.png)| |**在典型的应用中,沟道电流的流动方向**|从漏极到源极|从源极到漏极|从漏极到源极|从源极到漏极| |**在栅源电压为零时存在导电沟道**|否|否|是|是| |**沟道导电性的提高条件**|栅源电压增加|栅源电压降低|栅源电压增加|栅源电压降低| |**栅源阈值电压为**|正|负|负|正| |**当栅源电压满足以下条件时,导电沟道断开**|低于阈值电压|高于阈值电压|低于阈值电压|高于阈值电压| **备注:** * Mos管符号通常省略了本体二极管,但即使没有明确标示,该二极管始终存在。 * 栅源阈值电压可能以正值(大小)给出,甚至对于P沟道增强型和N沟道耗尽型器件也是如此,但实际上它们始终是负值。DigiKey的参数数据将所有栅源阈值电压列为正值。这样做有助于比较不同的厂商,而不受其规格书使用惯例的影响。 * 阈值电压也可以表示为源栅电压,而不是栅源电压。这只是通过改变测量的参考方向来改变电压的符号,器件本身的行为并没有任何不同。 * 虽然这些器件并没有作为分立器件使用,但为了完整起见,这里也讨论了P沟道耗尽型Mos管。 # 参考 1. Sedra, Adel S. and Smith, Kenneth C. “Chapter 4: MOS Field-Effect Transistors (MOSFETs).” Microelectronic Circuits 5th ed. New York: Oxford University Press, 2004. Print. 2. “Product Index, Discrete Semiconductor Products.” Digi-Key Electronics. Web. 07 Oct. 2015. <http://www.digikey.com/product-search/en/discrete-semiconductor-products>. 3. “Product Index, Discrete Semiconductor Products, FETs - Single.” Digi-Key Electronics. Web. 28 Oct. 2015. <http://www.digikey.com/product-search/en/discrete-semiconductor-products/fets-single/1376381>. 4. Walkey, David J. “MOSFET Operation.” Carleton University. Web. October 9, 2015. <http://www.doe.carleton.ca/~tjs/21-mosfetop.pdf>. 5. “Si3831DV.” Vishay Siliconix. Web. 12 Oct. 2015. <http://www.vishay.com/docs/70785/70785.pdf>. 6. Lafferty, Steve. “Hands-On: Get Started in Analog IC Design and Fab.” EETimes, 11 June 2009. Web. 12 Oct. 2015. <http://m.eet.com/media/1051267/C0386-Figure5.gif>. 7. Sattar, Abdus. “Power MOSFET Basics.” IXYS Corporation. Web. 12 Oct. 2015. <http://www.ixys.com/Documents/AppNotes/IXAN0061.pdf>. 8. Jaunay, Serge and Brown, Jess. “DC-to-DC Design Guide.” Vishay, 10 Oct. 2002. Web. 12 Oct. 2015. <http://www.vishay.com/docs/71917/71917.pdf>. 9. “LTC4225 Dual Ideal Diode and Hot Swap Controller.” Linear Technology, 2011. Web. 12 Oct. 2015. <http://cds.linear.com/docs/en/datasheet/422512f.pdf>. 10. “MOSFET with Actual Pin for Body.” Electrical Engineering - Components. Stack Exchange, 11 Aug. 2015. Web. 14 Oct. 2015. <http://electronics.stackexchange.com/questions/185109/mosfet-with-actual-pin-for-body> 11. Dodge, Jonathan. “Power MOSFET Tutorial.” Microsemi. Microsemi – Advanced Power Technology, 02 March 2006. Web. 14 Oct. 2015. <http://www.microsemi.com/document-portal/doc_view/14692-mosfet-tutorial>. 12. “BSS84.” Fairchildsemi Home > Products > Descretes > FETs > MOSFETs. Fairchild Semiconductor, 2002. Web. 20 Oct. 2015. <https://www.fairchildsemi.com/products/discretes/fets/mosfets/BSS84.html>. 13. “STT4P3LLH6.” ST Home > Sense & Power and Automotive Products > Power Transistors > Power MOSFETs > P-channel STripFET -20 V to -500 V. ST Microelectronics, Dec. 2014. Web. 20 Oct. 2015. <http://www.st.com/web/en/resource/technical/document/datasheet/DM00084060.pdf>. 14. Harrison, Linden. “An Introduction to Depletion-Mode MOSFETs.” Aldinc. Advanced Linear Devices. Web. 26 Oct. 2015. <http://www.aldinc.com/pdf/IntroDepletionModeMOSFET.pdf>. 15. “Lab 4 – JFET Circuits I.” Berkeley. University of California at Berkeley, 2013. Web. 26 Oct. 2015. <http://socrates.berkeley.edu/~phylabs/bsc/PDFFiles/bsc4.pdf>. 16. Stiles, Jim. “The Depletion MOSFET.” Ittc.ku > people > jstiles > 312 > handouts. The University of Kansas, 14 Nov. 2004. Web. 28 Oct. 2015. <http://www.ittc.ku.edu/~jstiles/312/handouts/The%20Depletion%20NMOS%20Transistor.pdf>. 17. “Body Effect.” OnMyPhD. Web. 27 Oct. 2015. <http://www.onmyphd.com/?p=body.effect&ckattempt=1>. 18. Whites, Keith. “EE 320 Lecture 25: Enhancement Type MOSFET Operation, p-channel, and CMOS.” SDSMT > classes > ee320 > notes. South Dakota School of Mines and Technology, 2009. Web. 27 Oct. 2015. <http://whites.sdsmt.edu/classes/ee320/notes/320Lecture25.pdf>. <div data-theme-toc="true"> </div> zh-CN Tue, 07 Nov 2023 10:25:22 +0000 常见问答 FET(场效应晶体管) - taptap账号登录 FET是一种三端半导体器件,其栅源电压被用于控制漏极和源极之间的电流流动。得益于此,FET才能用作电压控制的电阻、放大器或开关,从而使其适用于模拟和数字电子技术。

FET具有多种不同类型,每种类型都具有自己特定的材料、配置和几何排列变化。在DigiKey Electronics网站上,几乎所有类型的单体封装FET都归在“FET - 单”产品类别下。还可能包含单体封装FET的其他类别是“JFET(结型场效应晶体管)”和“RF FET”。将这些器件放在单独的类别中也是有原因的。如果有人需要来自这些其他产品类别的器件,他们应该知道如何查找,而不需要的人则可以避开,只在更通用的“FET - 单”产品类别中查找物料。

在撰写本文时,DigiKey的“FET - 单”产品类别中有超过39,000个单独的零件编号。幸运的是,DigiKey的参数搜索功能可以根据所有FET类型共有的规格进行筛选。这种方法可以自然地将用户引导到正确的FET类型,并最终根据性能要求进行筛选,以找到最适合应用的特定FET。

N沟道(NMOS)增强型Mos管

增强型Mos管(金属-氧化物-半导体FET)是最常用的FET类型。由于其应用十分广泛,因此这里先介绍一下传统N沟道增强型Mos管的基本结构和工作原理。后面关于P沟道和耗尽型器件的部分,假设读者已经阅读并理解了N沟道增强型部分的所有信息。

基本结构和工作原理

图1显示了N沟道增强型Mos管的横截面。使用P型基板作为本体,并在其中形成两个重度掺杂的N型区域。基板表面上形成了一层薄薄的电绝缘氧化物层,跨越两个N型区域之间的长度。在所示的黑色条纹处添加金属化或多晶硅层,以便与外部导体连接。

图 1 : N沟道增强型Mos管的横截面。

除了本体连接外,这些金属连接点还构成了所有FET共有且大家熟知的栅极、漏极和源极连接。

图2显示了,当从栅极到源极连接施加足够的正电压时,P型本体中会产生N型沟道。首次形成导电沟道所需的电压称为阈值电压,但该沟道中的移动负电荷密度会随着额外的正栅源电压的增加而继续增加。

02_00

图 2 : N沟道增强型Mos管的基本运作原理。

产生的沟道允许电流在漏极和源极之间流动。进一步增强的沟道意味着更大的移动负电荷密度和更强的导电性。

电流可以在沟道中向两个方向流动,但在N沟道FET应用中,电流通常从漏极流向源极。这一点将在解释内部体二极管的部分中详细介绍。

场效应

沟道的移动负电荷密度实际上是由栅源电压产生的电场控制的。图3的观察有助于可视化这个电场。


图 3 : N沟道增强型Mos管氧化物层上的差分电荷积累。

图中显示了栅极金属化处的正电荷积累和产生的N型沟道中的负电荷积累。我们可以将其看作平行板电容。栅极和沟道充当平板,氧化物充当绝缘介质。氧化物层中产生的电场是控制内部移动负电荷密度和沟道导电性的机制。

其他类型的FET可能会在材料、配置或几何排列上有所不同,但电压控制沟道导电性的场效应机制适用于任何FET。

本体连接

仔细观察图2和图3就会发现一个上文未提及的细节。在这两种情况下,栅极的偏置电压是相对于源极和本体的;源极和本体连接在一起,因此保持相同的电压势。

本体与源极的连接有助于产生导电沟道。如果没有正确偏置本体,Mos管可能无法正常工作。几乎所有商业销售的分立FET内部都进行了本体到源极的连接,而这也是FET通常被视为三端器件的原因。这种连接实际上是用于表示Mos管的许多电路符号的一部分,如图4所示。

图 4 : N沟道增强型Mos管的电路符号。

分立FET中直接将本体连接到源极的情况很少见。如果使本体连接处于未连接状态并供设计者使用,则图5的符号将更准确。

图 5 : 具有未连接到源极的外部本体连接的N沟道增强型Mos管的电路符号。

在其他罕见的情况下,分立FET厂商可能会采用除与源极直接连接以外的某种方式来偏置本体,将本体用作工程自由度的另一个度。

与分立FET不同,单片集成电路通常将公共本体(大块基板)与器件的一个电源轨相连接。此外,它们的电路图常常使用更简单的FET符号。当需要绘制大量单独的FET时,这样做可以避免电路图过于混乱。

内部体二极管和BJT

同样,仔细观察图4和图5就会发现一个上文未提及的细节。这些符号中有从本体指向漏极和源极的二极管。图4没有显示本体到源极二极管,因为它被内部的本体到源极连接短路掉了。

这些二极管被称为本体二极管,除了JFET之外,它们是任何FET类型固有的。图6展示了主体二极管的来源。FET结构中的基板与掺杂区域之间存在P-N结。

图 6 : 用符号表示具有内部体二极管的N沟道增强型Mos管的横截面。

在N沟道FET应用中,由于本体二极管的极性,电流通常从漏极流向源极。即使没有产生沟道,电流仍然可以通过短路的源极到本体连接和本体到漏极二极管从源极流向漏极。因此,典型的N沟道FET无法阻止从源极到漏极的电流流动。

在某些应用中(例如某些DC-DC转换器),实际上依赖于本体二极管进行正常电路运行。相比之下,在其他应用中(例如某些电源选择器),必须在两个方向上阻止电流流动,这将使FET的数量加倍。

两个背靠背的P-N结还会在FET内部产生固有的BJT(双极型结晶体管);然而,由于短路的本体到源极连接,它实际上并不存在。

P 沟道( PMOS )增强型 Mos 管

在理解了上文对N沟道增强型Mos管的说明之后,可以在此基础上继续理解P沟道增强型Mos管。如果进行以下更改,则解释基本相同:

  • N型区域变为P型,反之亦然。
  • 电压和二极管的极性相反。
  • 任何负电荷的实例都被替换为正电荷,反之亦然。
  • 尽管产生沟道仍然可以双向流动电流,但在P沟道FET应用中,通常电流从源极流向漏极。

考虑到这些变化,图7显示了简单的P沟道增强型Mos管。

图 7 : P沟道增强型Mos管的横截面。

图8显示了,当从栅源连接施加足够的负电压时,N型本体中会产生P型沟道。首次形成导电沟道所需的电压称为阈值电压,但该沟道中的移动正电荷密度会随着额外的负栅源电压的增加而继续增加。

08_00

图 8 : P沟道增强型Mos管的基本运作原理。

图8假设给出的阈值电压位负电压值,因此栅源电压必须等于或更负(更小)于阈值电压才能形成导电沟道。有时FET厂商均使用此相同的惯例。其他时候,给出的阈值电压为正数,但对于增强型P沟道FET,必须将其理解为一个量值。

产生的沟道允许电流在源极和漏极之间流动。进一步增强的沟道意味着更大的移动正电荷密度和更强的导电性。

控制沟道导电性的电场机制相同,但极性相反。图9显示了这一点。

图 9 : P沟道增强型Mos管氧化物层上的差分电荷积累。

内部的本体到源极连接仍然是常态。符号略有不同;本体箭头和本体二极管的方向相反。

图 10 : P沟道增强型Mos管的电路符号。

仍然存在内部体二极管和BJT,但再次通过内部的本体到源极连接,BJT以及位于源极和本体之间的本体二极管实际上并不存在。

图 11 : 用符号表示具有内部体二极管的P沟道增强型Mos管的横截面。

在P沟道FET应用中,由于本体二极管的极性,电流通常从源极流向漏极。即使没有产生沟道,电流仍然可以通过漏极到本体二极管和短路的本体到源极连接从漏极流向源极。因此,典型的P沟道FET无法阻止从漏极到源极的电流流动。

耗尽型Mos管

与上文讨论的增强型器件相比,耗尽型Mos管在物理上存在一个主要的不同之处;耗尽型Mos管在漏极和源极区域之间物理植入了一个沟道。这意味着,即使在栅源电压为零时,耗尽型器件在漏极和源极之间仍有导电路径。该沟道可以通过与增强型器件相同的方式进行增强,以提高沟道的导电性,但也可以在沟道中产生载流子耗尽区,以减少或消除沟道的导电性。

虽然本文中未予讨论,但值得注意的是,出于结构的原因,JFET都是固有耗尽型器件。

N沟道耗尽型Mos管

图12显示了N沟道耗尽型Mos管的基本结构。

图 12 : N沟道耗尽型Mos管的横截面。

在零栅源电压下,重度掺杂区和N沟道中的负载流子默认提供从漏极到源极的完整导电路径。

与N沟道增强型Mos管一样,可以通过额外的正栅源电压增加负载流子的密度。就像之前一样,这种沟道增强可以产生更强的导电性。为了降低沟道的导电性,栅极电压必须相对于源极降低,并且在沟道有效消除的位置的阈值电压为负值。导电性的降低是由植入沟道中的载流子耗尽导致的,栅极的负电荷积累将移动负电荷排出植入沟道。图13以图形方式展示了,当栅源电压在零伏以上和低于阈值电压之间来回变化时,N沟道耗尽型Mos管中的增强和耗尽的过程。

13_00

图 13 : N沟道耗尽型Mos管的基本运作原理。

为了恰当地表示耗尽型器件,电路图符号也应进行更改。图14显示了N沟道耗尽型Mos管的符号,与增强型器件相比,唯一的变化是通过本体连接漏极和源极的实线。

图 14 : N沟道耗尽型Mos管的电路符号。

这条实线可以被视为植入沟道,而图4中的增强型器件的分段漏极、本体、源极线表示并没有植入沟道。

P沟道耗尽型Mos管

虽然这些器件并没有作为分立器件使用,但为了完整起见,这里也讨论一下P沟道耗尽型Mos管。图15显示了P沟道耗尽型Mos管的基本结构。

图 15 : P沟道耗尽型Mos管的横截面。

在零栅源电压下,重度掺杂区和P沟道中的正载流子默认提供从源极到漏极的完整导电路径。

与P沟道增强型Mos管一样,可以通过额外的负栅源电压增加正载流子的密度。就像之前一样,这种沟道增强可以产生更强的导电性。为了降低沟道的导电性,栅极电压必须相对于源极提高,并且在沟道有效消除的位置的阈值电压为正值。导电性的降低是由植入沟道中的载流子耗尽导致的,栅极的正电荷积累将移动正电荷排出植入沟道。图16以图形方式展示了,当栅源电压在零伏以下和高于阈值电压之间来回变化时,P沟道耗尽型Mos管中的增强和耗尽的过程。

16_00

图 16 : P沟道耗尽型Mos管的基本运作原理。

为了恰当地表示耗尽型器件,电路图符号也应进行更改。图17显示了P沟道耗尽型Mos管的符号。

图 17 : P沟道耗尽型Mos管的电路符号。

Mos 管特征总结表

N 沟道增强型 P 沟道增强型 N 沟道耗尽型 P 沟道耗尽型

N 沟道增强型 P 沟道增强型 N 沟道耗尽型 P 沟道耗尽型
符号
在典型的应用中,沟道电流的流动方向 从漏极到源极 从源极到漏极 从漏极到源极 从源极到漏极
在栅源电压为零时存在导电沟道 否 否 是 是
沟道导电性的提高条件 栅源电压增加 栅源电压降低 栅源电压增加 栅源电压降低
栅源阈值电压为 正 负 负 正
当栅源电压满足以下条件时,导电沟道断开 低于阈值电压 高于阈值电压 低于阈值电压 高于阈值电压

备注:

  • Mos管符号通常省略了本体二极管,但即使没有明确标示,该二极管始终存在。
  • 栅源阈值电压可能以正值(大小)给出,甚至对于P沟道增强型和N沟道耗尽型器件也是如此,但实际上它们始终是负值。DigiKey的参数数据将所有栅源阈值电压列为正值。这样做有助于比较不同的厂商,而不受其规格书使用惯例的影响。
  • 阈值电压也可以表示为源栅电压,而不是栅源电压。这只是通过改变测量的参考方向来改变电压的符号,器件本身的行为并没有任何不同。
  • 虽然这些器件并没有作为分立器件使用,但为了完整起见,这里也讨论了P沟道耗尽型Mos管。

参考

  1. Sedra, Adel S. and Smith, Kenneth C. “Chapter 4: MOS Field-Effect Transistors (MOSFETs).” Microelectronic Circuits 5th ed. New York: Oxford University Press, 2004. Print.
  2. “Product Index, Discrete Semiconductor Products.” Digi-Key Electronics. Web. 07 Oct. 2015. http://www.digikey.com/product-search/en/discrete-semiconductor-products.
  3. “Product Index, Discrete Semiconductor Products, FETs - Single.” Digi-Key Electronics. Web. 28 Oct. 2015. http://www.digikey.com/product-search/en/discrete-semiconductor-products/fets-single/1376381.
  4. Walkey, David J. “MOSFET Operation.” Carleton University. Web. October 9, 2015. http://www.doe.carleton.ca/~tjs/21-mosfetop.pdf.
  5. “Si3831DV.” Vishay Siliconix. Web. 12 Oct. 2015. http://www.vishay.com/docs/70785/70785.pdf.
  6. Lafferty, Steve. “Hands-On: Get Started in Analog IC Design and Fab.” EETimes, 11 June 2009. Web. 12 Oct. 2015. http://m.eet.com/media/1051267/C0386-Figure5.gif.
  7. Sattar, Abdus. “Power MOSFET Basics.” IXYS Corporation. Web. 12 Oct. 2015. http://www.ixys.com/Documents/AppNotes/IXAN0061.pdf.
  8. Jaunay, Serge and Brown, Jess. “DC-to-DC Design Guide.” Vishay, 10 Oct. 2002. Web. 12 Oct. 2015. http://www.vishay.com/docs/71917/71917.pdf.
  9. “LTC4225 Dual Ideal Diode and Hot Swap Controller.” Linear Technology, 2011. Web. 12 Oct. 2015. http://cds.linear.com/docs/en/datasheet/422512f.pdf.
  10. “MOSFET with Actual Pin for Body.” Electrical Engineering - Components. Stack Exchange, 11 Aug. 2015. Web. 14 Oct. 2015. http://electronics.stackexchange.com/questions/185109/mosfet-with-actual-pin-for-body
  11. Dodge, Jonathan. “Power MOSFET Tutorial.” Microsemi. Microsemi – Advanced Power Technology, 02 March 2006. Web. 14 Oct. 2015. http://www.microsemi.com/document-portal/doc_view/14692-mosfet-tutorial.
  12. “BSS84.” Fairchildsemi Home > Products > Descretes > FETs > MOSFETs. Fairchild Semiconductor, 2002. Web. 20 Oct. 2015. https://www.fairchildsemi.com/products/discretes/fets/mosfets/BSS84.html.
  13. “STT4P3LLH6.” ST Home > Sense & Power and Automotive Products > Power Transistors > Power MOSFETs > P-channel STripFET -20 V to -500 V. ST Microelectronics, Dec. 2014. Web. 20 Oct. 2015. http://www.st.com/web/en/resource/technical/document/datasheet/DM00084060.pdf.
  14. Harrison, Linden. “An Introduction to Depletion-Mode MOSFETs.” Aldinc. Advanced Linear Devices. Web. 26 Oct. 2015. http://www.aldinc.com/pdf/IntroDepletionModeMOSFET.pdf.
  15. “Lab 4 – JFET Circuits I.” Berkeley. University of California at Berkeley, 2013. Web. 26 Oct. 2015. http://socrates.berkeley.edu/~phylabs/bsc/PDFFiles/bsc4.pdf.
  16. Stiles, Jim. “The Depletion MOSFET.” Ittc.ku > people > jstiles > 312 > handouts. The University of Kansas, 14 Nov. 2004. Web. 28 Oct. 2015. http://www.ittc.ku.edu/~jstiles/312/handouts/The%20Depletion%20NMOS%20Transistor.pdf.
  17. “Body Effect.” OnMyPhD. Web. 27 Oct. 2015. http://www.onmyphd.com/?p=body.effect&ckattempt=1.
  18. Whites, Keith. “EE 320 Lecture 25: Enhancement Type MOSFET Operation, p-channel, and CMOS.” SDSMT > classes > ee320 > notes. South Dakota School of Mines and Technology, 2009. Web. 27 Oct. 2015. http://whites.sdsmt.edu/classes/ee320/notes/320Lecture25.pdf.

阅读完整话题

]]>
//www.qjumbo.com/zh/forum/t/topic/3138/1 Tue, 07 Nov 2023 10:25:22 +0000 www.qjumbo.com-post-3138-1 FET(场效应晶体管)